全てのPCB設計者が知っておくべき上位の設計ガイドライン

David Marrakchi
|  投稿日 February 21, 2017  |  更新日 December 21, 2020

good pcb design practices

新しい設計を開始する際は、回路設計とコンポーネントの選択に重点を置き、ほとんどの時間を費やしているので、PCB設計が付け足しのように残りがちです。しかし、最終的に、PCB設計に十分な時間をかけて集中的に取り組まなかったことで、デジタル領域から物理的には完全実現できない設計ができあがり、結局は製造が難しくなる可能性があります。それでは、理論的にも物理的にも実現可能な基板を設計するためのカギは何でしょうか? 製造可能で問題なく機能する信頼性の高いPCBを設計するために知っておくべき5つの設計ガイドラインを検討してみましょう。

#1 - コンポーネントの配置の微調整

PCBレイアウトプロセスのコンポーネント配置段階は、芸術でもあり科学でもあります。基板上で利用可能な主要スペースについて戦略的にじっくり検討する必要があります。困難なプロセスになる可能性もありますが、コンポーネントの配置が、基板をどれだけ容易に製造できるか、元の設計要件をどれだけうまく満たせるかを決定します。

コネクター、電源回路、精密回路、重要回路といった基本的な順序でコンポーネントを配置するための一般的なガイドラインは存在しますが、以下のような具体的なガイドラインもあります。

  • 方向。類似するコンポーネントは同じ向きになるよう配置します。はんだ付けプロセスが効率化され、エラーを防ぎます。
  • 配置。基板のはんだ面のコンポーネントを、メッキされたスルーホールコンポーネントの裏側に配置しないようにします。
  • 構成。基板の同じ面に全ての表面実装(SMT)コンポーネントを配置し、基板の上面にすべてのスルーホール(TH)コンポーネントを配置することをお勧めします。実装の工程数を最小限に抑えることができます。

覚えておくべきガイドラインの最後の1つは、複数技術を使用したコンポーネント(スルーホールと表面実装コンポーネント)を使用すると、製造業者が基板を実装する際に余分なプロセスが必要になることがあるため、全体的なコストが増大します。

good-chip-components-orientation  ​poor-chip-components-orientation
良いチップコンポーネントの向き                                        悪いチップコンポーネントの向き     
 
good-components-placement  ​poor-components-placement

                                     良いコンポーネントの配置      悪いコンポーネントの配置(シャドーイング)

#2 - 電源、GND、および信号トレースの配置

コンポーネントを配置したら、電源、GND、信号トレースを配線して、信号が障害物や問題のない経路を流れるようにします。レイアウトプロセスのこの段階で覚えておくべきガイドラインを以下に挙げます。

電源プレーンおよびGNDプレーン

電源プレーンおよびGNDプレーンは常に基板内部に配置し、また対称的かつ中心に配置することをお勧めします。これは基板の曲がり防止に役立ち、コンポーネントが適切に配置されるかどうかにも影響します。ICに電力を供給する場合は、各電源に共通のレールを使用し、堅牢で幅の広いトレースを確保します。また、電源ラインを部品間でデイジーチェーン接続しないようにします。

信号トレースの接続

次に、回路図のガイドラインに合うよう­­信号トレースを接続します。トレースは、常に、コンポーネント間でできるだけ短く直線的に配置することをお勧めします。また、コンポーネントの配置によってやむをえず基板の片面に水平方向のトレースが配線された場合、反対面は必ずトレースを垂直方向に配置します。 ­

ネット幅の定義

設計では、さまざまな範囲の電流が流れる異なるネットが必要になる可能性があり、必要なネット幅に影響します。この基本要件をふまえて、低電流のアナログ信号およびデジタル信号用に0.010”の幅を設けることをお勧めします。0.3Ampを超える電流が流れるトレースではさらに広くする必要があります。無料のTrace Width Calculatorを使用すれば、このプロセスを簡単にできます。

preferred-routing  preferred-routing-design-guidelines
望ましい配線: (矢印ははんだの移動方向を示します)
 
non-preferred-routing  design-guidelines-non-preferred-routing
避けたい配線: (矢印ははんだの移動方向を示します)

#3 - 各々を分離する

電源回路や電流スパイクの大きな電圧が、低電圧および低電流の制御回路にどのような影響を与えるかは、経験されているかもしれません。この干渉問題を最小限にするには、次のガイドラインに従ってください。

  • 分離。各電源供給ステージで、電源GNDと制御GNDを必ず隔離します。PCBでそれらをつなぐ必要がある場合は、それが供給経路の終端に向いていることを確認します。
  • 配置。GNDプレーンを中間層に配置した場合は、インピーダンスの小さい経路を配置して、電源回路の干渉のリスクを減らし、制御信号を保護します。同じガイドラインに従うことで、デジタルGNDおよびアナログGNDを分離することができます。
  • 結合。大きなGNDプレーンとその上下に配線された線の配置による容量性結合を減らすには、アナログGNDのみをアナログラインで交差させるようにします。
example-components-separation
コンポーネント分離の例(デジタルとアナログ)

#4-発熱問題への対応

これまでに、発熱の問題で回路の性能が落ちたり基板が損傷したりしたことがありますか? 放熱を考慮していないと、この問題が多くの設計者を悩ませることになります。発熱問題に対応するために覚えておくべきガイドラインを以下に挙げます。

問題のあるコンポーネントの特定

最初のステップは、基板上でどのコンポーネントが最も多くの熱を放出するかを検討することです。これは、まずコンポーネントのデータシートで「熱抵抗」の定格を見つけ、次に推奨されるガイドラインに従うことで生成される熱をそらせます。もちろん、コンポーネントの温度を下げるためにヒートシンクや冷却ファンを追加できます。また、重要なコンポーネントを高熱源から遠ざけることも忘れないでください。

サーマルリリーフの追加

サーマルリリーフの追加は、製造可能な基板を作るために非常に有用であり、銅含有率の高いアセンブリや多層基板へのウェーブはんだ付けの使用には重要です。プロセス温度の維持は困難な場合がありますので、スルーホールコンポーネントにサーマルリリーフを使用して、コンポーネントプレートを通るヒートシンクの速度を遅くすることにより、できるだけ簡単にはんだ付けプロセスを行うことを常にお勧めします。

一般的なガイドラインとして、GNDプレーンまたは電源プレーンに接続されているビアまたは穴には必ずサーマルリリーフパターンを使用します。サーマルリリーフに加えて、トレースがパッドに接合するのに、銅/金属を追加することをサポートするティアドロップも追加できます。これは、機械的応力および熱応力の低減に役立ちます。

typical-thermal-relief-pattern
典型的なサーマルリリーフのパターン

#5 - 作業の確認

設計プロジェクトの終盤に向けて、製造のために残った作業を大急ぎで完了すべく、追い立てられる状況に陥りがちです。しかしながら、この段階で作業にエラーがないか二重三重のチェックを行うことは、製造が成功するか失敗するかの分かれ目を意味します。

この品質管理プロセスをサポートするため、常に、電気的ルールチェック(ERCおよびデザインルールチェック(DRCから始めて、確立されている全ての制約を満たしていることを確認することをお勧めします。これらの2つのシステムを使用すると、ギャップ幅、トレース幅、一般的な製造セットアップ、高速要件、およびショートを容易に確認できます。

ERCおよびDRCの結果、エラーがなかった場合は、全ての信号の配線をチェックし、回路図のすべての配線を1本づつ追うことで、何も見逃していないことを確認することをお勧めします。もちろん、設計ツールのプローブとマスキングの機能を使用してPCBレイアウトが回路図と一致することも確認してください。

pcb-design-guidelines-double-check-work
設計、PCB、および制約のルールをダブルチェックする

終わりに

全てのPCB設計者が知っておくべき上位5つのPCB設計ガイドラインをおわかりいただけたことと思います。このささやかな推奨リストに従うことで、製造可能で問題なく機能する基板を即座に設計できるようになるでしょう。

1回で適切に製造される基板を設計する方法に関するベストプラクティスが必要ですか? 「製造のための設計」に関する記事PCBの生産収率の最大化」をご参照ください。

今すぐAltium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションを体験しましょう!

筆者について

筆者について

David currently serves as a Sr. Technical Marketing Engineer at Altium and is responsible for managing the development of technical marketing materials for all Altium products. He also works closely with our marketing, sales, and customer support teams to define product strategies including branding, positioning, and messaging. David brings over 15 years of experience in the EDA industry to our team, and he holds an MBA from Colorado State University and a B.S. in Electronics Engineering from Devry Technical Institute.

最新の記事

ホームに戻る